{"id":7980,"date":"2023-07-17T15:01:47","date_gmt":"2023-07-17T07:01:47","guid":{"rendered":"https:\/\/www.huashu-tech.com\/?p=7980"},"modified":"2023-07-17T15:01:47","modified_gmt":"2023-07-17T07:01:47","slug":"new-technology-reduces-30-percent-chip-area-of-stt-mram-while-increasing-memory-bit-yield-by-70-percent","status":"publish","type":"post","link":"https:\/\/www.huashu-tech.com\/fr\/new-technology-reduces-30-percent-chip-area-of-stt-mram-while-increasing-memory-bit-yield-by-70-percent\/","title":{"rendered":"La nouvelle technologie r\u00e9duit de 30\u00a0% la surface de la puce STT-MRAM tout en augmentant le rendement en bits de m\u00e9moire de 70\u00a0%"},"content":{"rendered":"

Dans le cadre d'une premi\u00e8re mondiale, des chercheurs de l'Universit\u00e9 de Tohoku ont d\u00e9velopp\u00e9 avec succ\u00e8s une technologie permettant d'empiler des jonctions tunnel magn\u00e9tiques (MTJ) directement sur l'acc\u00e8s vertical \u00e0 l'interconnexion (via) sans provoquer de d\u00e9t\u00e9rioration de ses caract\u00e9ristiques \u00e9lectriques\/magn\u00e9tiques. Le via dans une conception de circuit int\u00e9gr\u00e9 est une petite ouverture qui permet une connexion conductrice entre les diff\u00e9rentes couches d'un dispositif semi-conducteur.<\/p>\n

\n
<\/div>\n<\/section>\n

 <\/p>\n

Cette nouvelle d\u00e9couverte sera particuli\u00e8rement importante dans la r\u00e9duction de la surface de la puce \u00e0 acc\u00e8s al\u00e9atoire magn\u00e9tique \u00e0 couple de transfert de spin.\u00a0m\u00e9moire<\/a>\u00a0(STT-MRAM), rendant sa commercialisation plus pratique.<\/p>\n

L'\u00e9quipe dirig\u00e9e par le professeur Tetsuo Endoh, directeur du Centre des syst\u00e8mes \u00e9lectroniques int\u00e9gr\u00e9s innovants (CIES), s'est concentr\u00e9e sur la r\u00e9duction de la surface des cellules m\u00e9moire des STT-MRAM afin de r\u00e9duire les co\u00fbts de fabrication, les rendant ainsi comp\u00e9titives par rapport aux m\u00e9moires \u00e0 semi-conducteurs conventionnelles comme les m\u00e9moires dynamiques.\u00a0m\u00e9moire vive<\/a>\u00a0(DRACHME).<\/p>\n

\u00c9tant donn\u00e9 que les MTJ utilisent des propri\u00e9t\u00e9s magn\u00e9tiques, la qualit\u00e9 de la surface entre le MTJ et son \u00e9lectrode inf\u00e9rieure est importante. Si la surface n\u2019est pas lisse, les caract\u00e9ristiques \u00e9lectriques\/magn\u00e9tiques du MTJ se d\u00e9graderont. Pour cette raison, placer un MTJ directement sur les vias des STT-MRAM a \u00e9t\u00e9 \u00e9vit\u00e9 jusqu'\u00e0 pr\u00e9sent, m\u00eame si cela augmente la taille de la cellule m\u00e9moire.<\/p>\n

Le groupe d'Endoh a r\u00e9solu le probl\u00e8me en d\u00e9veloppant une technologie de processus de polissage sp\u00e9ciale pour \u00e9viter toute interf\u00e9rence entre le MTJ et son \u00e9lectrode inf\u00e9rieure. L'efficacit\u00e9 de la technologie a \u00e9t\u00e9 v\u00e9rifi\u00e9e avec succ\u00e8s par une exp\u00e9rience utilisant des puces de test \u00e0 MTJ unique.<\/p>\n

Pour tester davantage le succ\u00e8s de ce d\u00e9veloppement, une puce de test STT-MRAM de 2 Mbits int\u00e9grant la nouvelle technologie a \u00e9t\u00e9 con\u00e7ue pour v\u00e9rifier l'espace n\u00e9cessaire pour les circuits int\u00e9gr\u00e9s, ce qui inclut plus d'un million de MTJ.<\/p>\n

"Non seulement cette puce de test montre une am\u00e9lioration de 70% dans son rendement en bits de m\u00e9moire par rapport \u00e0 la STT-MRAM standard, mais sa surface de cellule m\u00e9moire est r\u00e9duite de 30%", explique Endoh. "Ce sera tr\u00e8s efficace pour r\u00e9duire la surface de la puce de la MRAM."<\/p>\n

Le CIES d\u00e9veloppe des mat\u00e9riaux, des proc\u00e9d\u00e9s, des circuits et\u00a0test<\/a>\u00a0technologies dans les syst\u00e8mes \u00e9lectroniques int\u00e9gr\u00e9s. L'objectif principal du centre est de d\u00e9velopper des technologies performantes et \u00e0 faible consommation d'\u00e9nergie pour une soci\u00e9t\u00e9 plus \u00e9conome en \u00e9nergie.<\/p>\n

Les r\u00e9sultats de cette recherche ont \u00e9t\u00e9 pr\u00e9sent\u00e9s lors de l'IEEE International Memory Workshop en France le 16 mai 2016.<\/p>","protected":false},"excerpt":{"rendered":"

In a world first, researchers from Tohoku University have successfully developed a technology to stack magnetic tunnel junctions (MTJ) directly on the vertical interconnect access (via) without causing deterioration to its electric\/magnetic characteristics. The via in an integrated circuit design is a small opening that allows a conductive connection between the different layers of a<\/p>","protected":false},"author":1,"featured_media":7987,"comment_status":"open","ping_status":"open","sticky":false,"template":"","format":"standard","meta":[],"categories":[1],"tags":[],"acf":[],"_links":{"self":[{"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/posts\/7980"}],"collection":[{"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/posts"}],"about":[{"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/types\/post"}],"author":[{"embeddable":true,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/users\/1"}],"replies":[{"embeddable":true,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/comments?post=7980"}],"version-history":[{"count":1,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/posts\/7980\/revisions"}],"predecessor-version":[{"id":7988,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/posts\/7980\/revisions\/7988"}],"wp:featuredmedia":[{"embeddable":true,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/media\/7987"}],"wp:attachment":[{"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/media?parent=7980"}],"wp:term":[{"taxonomy":"category","embeddable":true,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/categories?post=7980"},{"taxonomy":"post_tag","embeddable":true,"href":"https:\/\/www.huashu-tech.com\/fr\/wp-json\/wp\/v2\/tags?post=7980"}],"curies":[{"name":"wp","href":"https:\/\/api.w.org\/{rel}","templated":true}]}}